高速信号回路の「リーン設計技術」

リーン(lean)は、ファット(fat)の対義語で、余分な肉がついておらず、細身で健康な状態を指す形容詞です。

私たちの高速信号回路の設計は、まさにこのリーンな状態を目指しています。
例えば、この部品は本当に必要なのか、BGAからの引き出し配線をよりシンプルにできないか、或いは、もっと小型化・省電力化できないか等を常に考え、余分な肉を落としてゆきます。

私たち独自の高速信号回路の「リーン設計技術」は、従来の対処手法ではなく、本質的な商品の差別化、合理化につながる革新的なアプローチです。

独自の「リーン設計技術」

デジタルTVの創生期からの設計参画による技術蓄積を体系化し、独自の高速信号回路の「リーン設計技術」を確立。7つの最適化手法と、解析と計測による検証手法により、お客様の商品の差別化と、合理化を支援します。

7つの最適手法(1.層構成 2.ICのI/O特性 3.PKGルーティング 4.PCBルーティング 5.伝送路構成 6.メモリ構成 7.電源構成) + 検証手法(解析・SI ・PI ・SI+PI ・基板特性、計測・BGAプローグ ・近傍磁界 ・ケーブル特性) → 商品の差別化・合理化(小型化、低層化、鄭ノイズ化、省エネ化)
独自の「リーン設計技術」

例えば、高速伝送路の設計では、波形の反射の影響を抑えるため、レギュレータと抵抗で整合させることが一般的です。しかしながら、この方法では、部品コストと消費電力のアップが避けられません。
「リーン設計技術」では、従来の設計手法とは大きく異なり、波形の整合ではなく、シンプルに配線を短く、かつ配線インピーダンスを下げることで反射の影響を抑えます。これによりレギュレータと抵抗を削除することができ、かつレイアウト面積も小さくすることが可能になります。
ただし、この設計手法を用いるためには、確実な検証が不可欠です。私たちは、高度なシミュレーション技術と計測技術による確実な検証を通じ、常識を覆す設計を常識にしてゆきます。

一般設計:波形の反射をレギュレータと抵抗で対策→リーン設計(POINT:・表層配線を内層化 ・スタブを」短く ・レシーバ間を短く) 一般設計:波形の反射をレギュレータと抵抗で対策→リーン設計(POINT:・表層配線を内層化 ・スタブを」短く ・レシーバ間を短く)

リファレンスパターンの最適化設計

一般的に、DDR等の高速信号回路の設計では、半導体メーカー指定のリファレンスを用いるため、商品の差別化や合理化が困難です。独自の高速信号回路の「リーン設計技術」は、従来の慣習や、定石にとらわれない斬新な着想で、リファレンスパターンの最適化を行います。

半導体メーカ指定のリファレンス」パターン(ビルドアップ基板)→最適化されたリファレンスパターン(貫通基板で対応) P板製造コストを大幅削減 半導体メーカ指定のリファレンス」パターン(ビルドアップ基板)→最適化されたリファレンスパターン(貫通基板で対応) P板製造コストを大幅削減

DDR

信号品質や要求仕様(面積、電力など)などを満たす設計解をトポロジー検討を用いて求め、反射やクロストーク、ビアやパスコンの配置も考慮したパターン設計を行います。その後、パターン検証によって、所望の波形となっているかや、同時スイッチングノイズやビア間クロストークなど、回路図には現れないリスクまで検証して、安定動作を実現します。

1.Fly-by 配線

2.Tree配線

終端

ダンピング

直結

ダンピング

終端
(中点)

終端
(分岐後)

配置

Fly-by 配線 配置:終端図
Fly-by 配線 配置:ダンビング図
Fly-by 配線配置:直結図
Tree配線 配置:ダンビング図
Tree配線 配置:終端(中点)図
Tree配線 配置:終端(分岐後)

DIO配列

RQ-DQ-DQ

RQ-DQ-DQ

RQ-DQ-DQ

DQ-RQ-DQ

DQ-RQ-DQ

DQ-RQ-DQ

DDR3
エリア

最小

基準

最大

信号解析

×

×

特徴

○ 信号品質
○ エリア
△ 消費電力

○ エリア
○ 終端不要
× 信号品質

○ エリア
○ 終端不要
× 信号品質

○ エリア
○ 終端不要
△ 信号品質

○ 信号品質
△ 消費電力
△ エリア

○ 信号品質
△ 消費電力
× エリア

採用案


面積優先


面積優先
周波数調整


コスト優先

配線のインピーダンス整合、分岐方法、ダンピング抵抗、終端抵抗の有無や定数をパラメータとして解析を行い、信号品質や面積を総合的に判断して、設計解を導出します。

レイアウトベース解析(ポストシミュレーション) レイアウトベース解析(ポストシミュレーション)

実際のパターンデータから配線、電源ベタ、GNDベタの相互影響をSパラメータとして抽出し、信号のクロストークノイズ、反射ノイズを統合して伝送信号を解析することで、所望の波形となっているか確認します。

差動信号(USB3.0、HDMI、LVDS等)

設計だけではなく、DDRを初めて評価する時、その複雑さに戸惑うことがあります。
TP選定など設計段階で考慮すべき点を含め、効率的な評価を行うためのアドバイスをします。

DDR評価

差動信号(USB3.0、HDMI、LVDS等)

複数の基板にまたがる差動信号の設計では、基板だけでなく、コネクタやハーネスを含めた伝送線路のシミュレーションが必要です。私たちは、システム全体を計算したSIシミュレーションにより、LSIの設計や筐体検討の段階から、システムマージンを満たすコネクタやハーネスを含めた商品全体の配線レイアウトを提案し、仕様に落とし込みます。

コネクタやハーネス等を含むSIシミュレーション コネクタやハーネス等を含むSIシミュレーション

送信側LSI

ドライブ強度、エンファシス強度

送信側基板

配線長、箔幅、箔間、特性インピーダンス値

受信側LSI

イコライザ強度

受信側基板

配線長、箔幅、箔間、特性インピーダンス値

コネクタ、ハーネス

メーカ、長さ/材質

設計着手までの流れ

お客様からお伺いしましたご要望・課題に対しまして、こちらから「リーン設計」による改善提案をご提示させていただきます。

ご提案内容につきまして、ご不明な点や、更なるご要望等がございましたら、お互い納得のゆくまで、何度でも打ち合わせをさせていただき、アプローチを整合いたします。
その上で、正式にご依頼をいただき、設計に着手いたします。
また、徹底した情報セキュリティ管理により、情報漏えいの発生を防止しております。なお、お客様のご要望に応じまして、秘密保持契約(NDA)にも対応いたします。

まずは、お気軽にご相談ください。